ニュースレター202505

　2025年5月に調査した最新論文の中で個人的に興味深かった論文を以下に紹介する。

3-D On-Chip Integration of GaN Power Devices on Power Delivery Network (PDN) With Direct Heat Spreading Layer Bonding for Heterogeneous 3-D (H3D) Stacked Systems

J. Jeong et al.,

School of Electrical Engineering, KAIST, South Korea

Division of Device Technology, Korea Advanced Nano Fab Center (KANC), South Korea.

IEEE Transactions on Electron Devices, vol. 72, no. 5, pp. 2654-2661, May 2025

DOI: https://doi.org/10.1109/TED.2025.3556044

要旨：

　本研究では、CMOSチップの電源配線網（PDN）上にGaNパワーデバイスを3次元積層（H3D）で集積し、熱拡散層を直接接合する新しい方式を提案する。EモードとDモードのGaNパワーデバイスを同時に実装し、オン抵抗（RON）は22.3 mΩ·mm、ブレークダウン電圧（VBD）は137 Vを達成。熱反射顕微鏡（TRM）を用いた解析で、熱拡散層導入により熱抵抗（RTH）が48.8%低減されることを実証した。この方式は、H3Dスタックにおける電力供給効率および熱管理の大幅な改善を実現する。

従来研究との新規性：

　GaNパワーデバイスをCMOS PDNにH3D実装＋熱拡散層接合は世界初。

　TRMにより実デバイスで熱特性を初めて定量評価。

　RONとVBDの指標が最先端シリコン互換デバイスを上回る。

Over 1.3-kV β-Ga₂O₃ Vertical UMOSFET With High Concentration of N-Ion Implantation and Activation Annealing Temperature

Z. Zou et al.,

School of Nano-Technology and Nano-Bionics, University of Science and Technology of China, China

Nanofabrication Facility, Suzhou Institute of Nano-Tech and Nano-Bionics, Chinese

Academy of Sciences, China

School of Microelectronics, University of Science and Technology of China, China

IEEE Transactions on Electron Devices, vol. 72, no. 5, pp. 2461-2466, May 2025

DOI: https://doi.org/10.1109/TED.2025.3549403

要旨：

　本研究では、高濃度のNイオン注入と異なるアニール温度を用いて作製したβ-Ga₂O₃ベースの垂直U型トレンチゲートMOSFET（UMOSFET）の電気特性を検討した。注入濃度4×10¹⁹ cm⁻³、アニール温度1200℃の条件下で、フィールドプレートなしで1.3 kVを超えるブレークダウン電圧（Vbr）と132.35 mΩ·cm²のON抵抗（RON）を達成。また、注入濃度2×10¹⁹ cm⁻³、アニール温度1100℃ではVbr 985 V、RON 24.37 mΩ·cm²、PFOM 40 MW/cm²を記録した。Nイオン注入濃度とアニール温度の増加により、CBL（Current Blocking Layer）の電流ブロック性能とVbrが向上するが、RONも増加することが示された。

従来研究との新規性（Novelty compared to previous studies）：

　CBL付きβ-Ga₂O₃ UMOSFETでVbr > 1.3 kVをフィールドプレートなしで達成した初の報告。

　Nイオン注入とアニール条件をパラメトリックに検討し、PFOM最適化を達成。

　移動度・リーク電流・活性化エネルギーの関係を詳細に評価。

Integration of 150 nm gate length N-polar GaN MIS-HEMT devices with all-around diamond for device-level cooling

Rohith Soman et al.,

Electrical Engineering, Stanford University, CA, USA

Electrical and Computer Engineering, University of California Santa Barbara, CA, USA

Material Science Engineering, Stanford University, CA, USA

Applied Physics Express 18, 046503 (2025)

DOI: https://doi.org/10.35848/1882-0786/adcb87

要旨：

　本研究では、150 nmゲート長のN極性GaN MIS-HEMTにおいて、素子全体を覆う低温成長多結晶ダイヤモンドによる熱拡散層の統合を初めて実証した。CVD成長のダイヤモンド層をデバイスの上面および側壁に形成し、チャネル温度のピークを低下させて性能と信頼性を向上させる。500℃低温成長・高熱伝導率ダイヤモンドとMoゲート金属、MOCVD SiNxゲート絶縁膜の組み合わせにより、ゲート前処理プロセスとダイヤモンド堆積の両立を達成。作製デバイスは0.96 A/mmの飽和電流、ON/OFF比10⁵を示し、素子レベルでの冷却ソリューションとして新たな可能性を提示する。

従来研究との新規性：

　150 nmゲート長N極性GaN HEMTにおけるゲートファースト＋全方位ダイヤモンド統合の初実証

　500℃低温CVDダイヤモンドの統合による機能性と製造互換性の両立

　Moゲート＋SiNx絶縁膜との熱的安定性検証と成功例

※なお、翻訳にはChatGPT-Paper Interpreter (Japanese)を活用した。

Page updated

Report abuse