2025/3/14-17に開催された2025年 第72回 応用物理学会 春季学術講演会（東京理科大　野田キャンパス）にオンライン参加した。個人的に興味深かった発表を以下に示す。

窒化ガリウム(GaN)・III-V族半導体

GaNのプロセスに関して、以下の2つの発表について紹介する。

■[17a-K301-1] 光電気化学酸化反応を用いた窒化ガリウム基板の高能率研磨法の開発～基板中の酸素不純物濃度分布と欠陥に由来する加工むらの抑制～（大阪大）

　純水中のPt触媒表面基準エッチング(CARE)法の課題であったGa面加工速度(1 nm/h)を上げるため、基板裏面より紫外光照射した光電気化学(PEC)酸化反応援用CARE(PEC-CARE)法を提案。加工速度700倍・ステップフロー加工可能だが、加工むらが発生。ファセット面で酸化濃度が異なることによるPEC反応速度の変動抑制するため、紫外光の短波長化および裏面Pt電極の電圧印可による空乏層幅の調整で改善。さらに結晶欠陥の再結合により正孔濃度が低下した箇所で大きなスクラッチ発生。正孔を水平方向に移動させるため、Pt触媒（基板表面側）にも電圧印可。

■[17a-K301-3] 異なる成膜源を用いて作製したn型GaNスパッタ膜の特性比較（名大院工、名大IMaSS）

　トレンチゲート縦型GaN MOSFET向けコンタクト抵抗低減のため、n型GaNスパッタ膜を検討。ターゲットは金属GaあるいはGaN, N*ラジカル, ドーパントはGe。膜厚80 nm, 成膜時間20-40 min, 基板温度600℃。成膜レートは 4-4.5 nm/min(金属Ga), 2-7 nm/min(GaN)。GaNターゲットの場合、Gaドロップレットが金属Gaよりも少ない。Ge濃度21乗台, キャリア濃度20乗台, 活性化率3~25%。コンタクト抵抗率-7乗台。金属Gaは2次元成長、GaNは３次元成長でピット発生。

GaN縦型デバイスに関して、以下の3つの発表について紹介する。

■[17a-K301-7] GaN npn構造の電流－電圧特性の解析（名大未来研 他）

　GaN縦型トレンチMOSFET向けnpn構造の電気特性。プレーナ型よりもVthが低い。要因としてはドライエッチダメージ、n-GaNキャップによる脱水素化阻害。TCADと実測によるメカニズム解析。Na=7e17 cm-3以下でパンチスルーではなく、Na＝7e17 cm-3以上でアバランシェ降伏。指数関数的電流増加はband-to-band tunneling。SIMSで脱H処理有無に差が見えない。Mgはある程度活性化している。

■[17a-K301-8] 縦型GaNトレンチMOSFETにおけるトレンチ内固定電荷密度の解析（名大未来研 他）

　IV特性はTCADと実測でかなり合ってきたが、Cgd-Vds特性がTCADと実測で合わない。トレンチ内部の固定電荷密度を変化させたTCADシミュレーション解析。n-GaNエッチング面の固定電荷を変えてQfn_h=5e11 cm-2で実測と比較的一致。n-GaN側面にもQfn_v=1.5e12 cm-2, p+-GaN側壁Qfp=7.8e12で実測と一致。界面準位は考慮していないとのこと。

■[17a-K301-9] GaN p-nダイオードの順方向通電劣化の可逆性（住友化学 他）

　順方向通電により逆方向リーク電流が増加。GaN基板の転位密度(3e5, 1e6 cm-2)、p-GaN Mg濃度(1e18, 1e17 cm-3)の影響調査。転位密度が高いデバイスがリーク電流増加大。Mgが低いデバイスは激しく劣化。転位に沿って界面に存在する水素がMgを不活性化するモデルを提案。検証のため、電極剥がして脱水素化後再度電極形成で特性が元に戻る。

N極性面GaN HEMTに関する発表(3件)の内、以下の1つの発表について紹介する。

■[17p-K301-7] 高出力密度を有するN極性GaN/InAlN HEMTの開発（住友電工）

　Ns=2.85e13 cm-2。オフ基板を用いてInAlNピット抑制 Ra＝0.24 nm。HfSiOx MIS構造。es＝13.5。Lsd=2.5 um, Lg=200  nm HfSiOx=5 nm。Id＝2.6 A/mm、gd良好。Ft=30 GHz, fmax=96 GHz。オンウェハロードプル測定にて12.8 W/mm@28 GHz。上側AlNスペーサーあり。ゲインが低い要因は寄生容量が大きいとのこと。Ｎ極性面のバックバリア効果は非常に有効である。筆者らはGa極性面でInGaNチャネル（https://doi.org/10.1016/j.jcrysgro.2004.08.071）やInGaNバックバリア（https://doi.org/10.1049/ell2.12715）を先行した。Ｎ極性性面については米国UCSBが先行しているが、ぜひ日本の研究機関も追いつき、追い越してほしい。

その他InP系HEMT(1件)、AlN系デバイス(3件)、GaN-on-diamond(1件)に関する発表の内、以下の２つの発表を紹介する。

■ [17p-K301-1] Double-Dope構造InP-HEMTによるインパクトイオン化ノイズの低減（NTT先デ研 他）

　Double-Dope構造によるインパクトイオン化に基づくノイズ低減。InAs複合チャネルに適用。Gm2.26→2.68 S/mm向上。Ns＝2e12(SD), 2.8e12(DD), 4e12(DD) cm-2。W-bandでのノイズ評価。インパクトイオン化によるものなのかノイズ解析。入力側と出力側に等価なノイズ源。チャネルノイズ。F-Gチャートによる解析。InP HEMT信頼度向上（インパクトイオン化抑制）に向けて筆者らが四半世紀前に開発したdouble-dope構造（https://doi.org/10.1109/ICIPRM.2004.1442800）がノイズ低減にも有効であることが示された点は感慨深い。

■[17p-K301-14] 2インチ多結晶ダイヤモンド上 GaN HEMT（大阪公大工 他）

　SAB接合2inch PCD基板とAlGaN/GaN/3C-SiC。Ra＜３nm。8 W/mmで24K温度上昇。Siでは121K。PCD基板の反りによりボイド発生。信頼性の課題となるかもしれない。リソパターン転写もボケあり。筆者らがGaN-on-SiC HEMTをSAB接合した際、ダイヤモンド基板は数ミリ角で単結晶であった（https://doi.org/10.7567/1347-4065/ab5b68）が、Raが比較的大きい多結晶ダイヤモンドで、かつ、2inch基板に接合可能なノウハウ（鼻薬）はとても興味深かった。電流コラプスや高周波特性に関する今後の報告を期待している。

酸化ガリウム(Ga2O3)

　Ga2O3エピ/基板界面のSi不純物によるドレインリークの課題に対して、以下の2つの報告があった。

■ [15a-K403-2] プラズマ援用 MBE 成長した窒素ドープ β-Ga2O3 (010)薄膜の電気的特性（大阪公立大院工、情通機構）

　ディープアクセプタとなる窒素(N)ドープによるGa2O3のMBE成長で、エピ/基板界面のSiドナー([Si]=2e19 cm-3)を補償。NラジカルでのＮドーピング濃度は1e17～21 cm-3で調整可能。鉄(Fe)ドープGa2O3基板上にN＝3e18, 3e19, 4e20 cm-3でドープしたGa2O3を成長させ、シート抵抗がそれぞれ353, 400, 405 kΩ/□に増加。NドープGa2O3へSiを注入し、N濃度に応じて補償されていることを確認。Nの活性化率は約70%と推定。ＣＶ測定でＮ=4e20 cm-3のエピ/基板界面でキャリアのパイルアップが観測。

■ [15a-K403-5] 表面近傍に高濃度でFeイオン注入した基板上へのGa2O3薄膜の成長（情通機構、大阪公立大院工）

GaN基板へFeを1e20, 5e20, 1e21 cm-3で注入。950℃, 30minアニール後、Ga2O3成長。結果として、1e20 cm-3ではSiドナーを十分補償できていない。Ga2O3エピ層、基板側にもFeが拡散。

筆者らもGaN-on-GaNにて同様の問題を改善し、世界最高効率のRF GaN-on-GaN（DOI: https://doi.org/10.35848/1882-0786/abc1cc）を開発した。ぜひGa2O3デバイスにおいても効果の実証を期待したい。

デバイスについては、RESURF(p-NiO)構造を用いたJFET [15a-K403-1]、Mg拡散層を利用したガードリング構造を適用したFinFET [15a-K403-9]、Trench Staircase Field Plateを用いたショットキーダイオード [15a-K403-12] 等が報告された。その内の一つを紹介する。

■ [15a-K403-9]　β-Ga2O3 FinFETによるパワーFOM 1.23 GW/cm2の実証（ノベルクリスタル）

　従来のパワーFOMは約170 MV/cm²で、さらなる改善が必要。ゲート電極端の電界を緩和するためにMgガードリング構造を採用。Mg注入とアニール処理(1050℃、30分)でMg拡散層を形成し、Fin形成時(深さ4 µm)にも拡散層を残存。SIMS法で測定したMg濃度は1e16cm⁻³。Fin幅0.1 µm、ピッチ5 µm、ゲート長3.5 µmで、Ron＝21.6 mΩ∙cm²、Vth＝1.3 V、SS＝119 mV/dec、on/off比＝1e8。ガードリングなしでは1600V、ありでは5150Vの耐圧となり、それぞれ電極端とフィン側で破壊。パワーFOM(1.23 GW/cm2)は1桁以上向上。

　縦型Ga2O3デバイスは新規デバイス構造も提案されており、縦型GaNデバイスよりも立ち上がりが早いように感じる。

シリコンカーバイド(SiC)・ダイヤモンド

　SIC, ダイヤモンドに関しての報告は多数あったが、以下の２件を紹介する。

■ [16a-K301-4] 低直流電圧印加時におけるSiC MOSFET負荷短絡破壊メカニズムの解析（筑波大）

　層間絶縁膜クラックにシリコン（Si）が侵入していた。従来はAlであった。TCADシミュレーションにてポリシリコン温度が1714K（融点1687K）になることを示した。Tiがバリアメタルとなり、Alの代わりにSiが侵入する。最新プレーナMOSFETの場合、poly Si、Alともに融解するが、従来トレンチMOSFETの場合はAlのみ融解する。熱境界条件により結果が変わるのではという指摘があった。筆者の研究経験に基づくと、TCADシミュレーションおよびモジュールレベルの熱解析を統合することにより、結果の精度がさらに向上するだろう。

■ [16p-K301-11] 窒化物成長に向けたSi極性3C-SiC/Diamond接合（大阪市大工　他）

窒化物半導体層の結晶成長可能な3C-SiC-ondiamondテンプレート基板を作製するため、Si(111)基板上に結晶成長された3C-SiC 層(層厚2 μm)をSi 基板から剥離し、露出したC 極性面を4 mm 角単結晶ダイヤモンド(100)基板に表面活性化接合(SAB）法を用いて接合した。耐熱性評価にて1100℃, 10 minまで外観上変化はないが、1300℃では剝がれが発生した。ラマン分光による応力評価にて1100℃で歪緩和が観測され、歪んだ3C-SiCが原因とのこと。窒化物半導体の成長時間はもっと長いので大丈夫かとの指摘があった。

量子コンピュータ向けシリコン技術

　量子コンピュータ向けに極低温物性が注目されており、いくつかの発表を紹介する。

■ [14a-K101-3] 極低温動作Si n-MOSFETにおける低周波ノイズの起源：絶縁膜界面の影響（産総研、慶応大理工）

　量子コンピュータ向けシリコンスピン量子ビットにおけるノイズによる量子情報の喪失が課題。ノイズ源の一つである核スピンによる磁気ノイズはシリコン同位体制御（Si28に凝縮）で対策可能。一方、1/f電荷ノイズの起源が不明だったので、ドレイン電流の揺らぎで特定。50K以下で1/fノイズは1桁増加。キャリア密度の揺らぎが主要因。異なる面方位（Dit：(100)<(120)<(110)）のSiで界面品質とノイズの相関調査。界面準位密度が多い面方位で室温では差は殆どないが、低温にてgm低下、ノイズ増大。MOS界面品質改善は重要。詳細は、IEEE ACCESS 11, 121567(2023)。

■ [14a-K101-5] 超伝導量子ビット制御用クライオCMOSにおける高電圧nMOSFETの低温特性（慶大理工、東大）

　超電導量子コンピュータ制御向けクライオCMOS。配線数・熱流入を抑制するためクライオCMOSが必須。高電圧nMOSFETの低温特性があまり調べられていない。65nmバルクCMOSのHVトランジスタでId-Vgヒステリシス、Id-Vdキンクが存在。オフではインパクトイオン化で生成する正孔がトラップして、Vth低下。一方、オンでは自己発熱でトラップされにくい。ただ、基板温度上昇については見積れていない。ゆっくりスイープすれば掃けるとのこと。

■ [14a-K101-6] 極低温における200 nm SOI-FETの自己発熱と隣接デバイスへの熱伝導（金沢工大、産総研）

　超電導量子コンピュータ向け制御回路向け200 nm SOI-FET。4端子ゲート抵抗法にて自己発熱と隣接デバイスへの熱伝導を調査。環境温度3Kで自己発熱によりチャネル温度70K上昇、1.92 μm離れたところで40K, 3.84 μm離れたところで10K以下。

　筆者が学生時代にはYBCO高温超電導、量子細線等が流行っていたため低温物性にも触れていたが、出向中にInGaNチャネル移動度温度特性（https://doi.org/10.1016/j.jcrysgro.2004.08.071）を評価したくらいだったので久々に低温物性も面白かった。

フォノンエンジニアリング

　フォノンエンジニアリングに関して、様々なセッションで大変興味深い講演があったのでいくつか紹介する。

■ [14a-K101-4] フォノニックナノ構造を用いた高出力平面型シリコン熱電発電素子（東大生研）

　熱電変換によるエネルギーハーベスティングに向けたシリコン薄膜フォノニック結晶ナノ構造。厚さ1.1 μm、300 nm周期で穴径が大きくなるとともに熱伝導率低下。作製した熱電素子で3.89 mV/ΔT、1.3 μWcm-2K-2。平面型では最高性能。フィールド実験にて100 μWの見込み。筆者らが実施していたナノワイヤ半導体による環境電波発電（JST CREST）と同時期に進められていたフォノニック結晶もフィールド実験にまで進展していて大変感慨深い。

■ [15p-K101-4]　集積デバイス熱設計（東大工）

　FDSOIはBOXの存在のため、熱抵抗が高い。シリコンが薄く、細くなると熱伝導率が低下。フォノンが伝わりにくい。筆者が担当していたGaN HEMTのサーマルマネジメントでも基本的な考え方は間違っていないと感じた。

■ [16p-K205-6] フォノンエンジニアリングによる半導体デバイスの熱マネージメント（東大工）

　GaN/SiOx/diamond SABや高熱伝導ヒートスプレッダ：ダイヤ/Cu SAM(self-assembled monolayer)の紹介。コンダクタンス(TBC)は、Van der Walls (-CH3)＞covalent bond (-SH)でゆるく接合した方がよい。600-700 W/mK。フォノンのコヒーレント長以下で物理が異なる。

■ [16p-K205-7] 高熱伝導絶縁体AlN膜を用いた高放熱性3D Chipletの研究（東大院工）

　TSV絶縁膜にAlNを適用した効果を計算。3D AIチップ(HBM) AlN熱伝導率を1.4, 20, 60, max 100 W/mK。スパッタおよびALD_AlNを想定。